उद्योग समाचार: उन्नत पैकेजिंग प्रौद्योगिकी रुझान

सेमीकंडक्टर पैकेजिंग पारंपरिक 1 डी पीसीबी डिजाइनों से वेफर स्तर पर अत्याधुनिक 3 डी हाइब्रिड बॉन्डिंग तक विकसित हुई है। यह उन्नति उच्च ऊर्जा दक्षता को बनाए रखते हुए, 1000 gb/s तक के बैंडविड्थ के साथ एकल-डिजिट माइक्रोन रेंज में इंटरकनेक्ट स्पेसिंग की अनुमति देती है। उन्नत अर्धचालक पैकेजिंग प्रौद्योगिकियों के मूल में 2.5D पैकेजिंग (जहां घटकों को एक मध्यस्थ परत पर एक साथ रखा जाता है) और 3 डी पैकेजिंग (जिसमें लंबवत रूप से सक्रिय चिप्स शामिल है) शामिल हैं। ये प्रौद्योगिकियां एचपीसी सिस्टम के भविष्य के लिए महत्वपूर्ण हैं।

2.5D पैकेजिंग तकनीक में विभिन्न मध्यस्थ परत सामग्री शामिल हैं, जिनमें से प्रत्येक अपने फायदे और नुकसान के साथ है। सिलिकॉन (एसआई) मध्यस्थ परतें, जिनमें पूरी तरह से निष्क्रिय सिलिकॉन वेफर्स और स्थानीयकृत सिलिकॉन ब्रिज शामिल हैं, को बेहतरीन वायरिंग क्षमताओं को प्रदान करने के लिए जाना जाता है, जो उन्हें उच्च-प्रदर्शन कंप्यूटिंग के लिए आदर्श बनाते हैं। हालांकि, वे पैकेजिंग क्षेत्र में सामग्री और विनिर्माण और चेहरे की सीमाओं के मामले में महंगे हैं। इन मुद्दों को कम करने के लिए, स्थानीयकृत सिलिकॉन पुलों का उपयोग बढ़ रहा है, रणनीतिक रूप से सिलिकॉन को नियोजित करना जहां क्षेत्र की बाधाओं को संबोधित करते समय ठीक कार्यक्षमता महत्वपूर्ण है।

कार्बनिक मध्यस्थ परतें, फैन-आउट ढाला प्लास्टिक का उपयोग करते हुए, सिलिकॉन के लिए एक अधिक लागत प्रभावी विकल्प हैं। उनके पास एक कम ढांकता हुआ स्थिरांक है, जो पैकेज में आरसी देरी को कम करता है। इन लाभों के बावजूद, कार्बनिक मध्यस्थ परतें उच्च-प्रदर्शन कंप्यूटिंग अनुप्रयोगों में उनके गोद लेने को सीमित करते हुए, सिलिकॉन-आधारित पैकेजिंग के रूप में इंटरकनेक्ट फीचर में कमी के समान स्तर को प्राप्त करने के लिए संघर्ष करती हैं।

ग्लास मध्यस्थ परतों ने महत्वपूर्ण रुचि प्राप्त की है, विशेष रूप से इंटेल के ग्लास-आधारित परीक्षण वाहन पैकेजिंग के हालिया लॉन्च के बाद। ग्लास कई फायदे प्रदान करता है, जैसे कि थर्मल विस्तार (सीटीई), उच्च आयामी स्थिरता, चिकनी और सपाट सतहों के समायोज्य गुणांक, और पैनल निर्माण का समर्थन करने की क्षमता, यह सिलिकॉन की तुलना में वायरिंग क्षमताओं के साथ मध्यस्थ परतों के लिए एक आशाजनक उम्मीदवार बनाता है। हालांकि, तकनीकी चुनौतियों से अलग, ग्लास मध्यस्थ परतों का मुख्य दोष अपरिपक्व पारिस्थितिकी तंत्र और बड़े पैमाने पर उत्पादन क्षमता की वर्तमान कमी है। जैसे-जैसे पारिस्थितिकी तंत्र परिपक्वता और उत्पादन क्षमताओं में सुधार होता है, सेमीकंडक्टर पैकेजिंग में ग्लास-आधारित प्रौद्योगिकियां आगे की वृद्धि और गोद लेने को देख सकती हैं।

3 डी पैकेजिंग तकनीक के संदर्भ में, Cu-Cu बंप-कम हाइब्रिड बॉन्डिंग एक प्रमुख अभिनव तकनीक बन रही है। यह उन्नत तकनीक एम्बेडेड धातुओं (CU) के साथ ढांकता हुआ सामग्री (SIO2) के संयोजन से स्थायी अंतर्संबंधों को प्राप्त करती है। Cu-Cu हाइब्रिड बॉन्डिंग 10 माइक्रोन के नीचे स्पेसिंग प्राप्त कर सकती है, आमतौर पर एकल-अंकों की माइक्रोन रेंज में, पारंपरिक माइक्रो-बंप तकनीक पर एक महत्वपूर्ण सुधार का प्रतिनिधित्व करती है, जिसमें लगभग 40-50 माइक्रोन के टक्कर स्पेसिंग होती है। हाइब्रिड बॉन्डिंग के फायदों में I/O में वृद्धि हुई, बढ़ी हुई बैंडविड्थ, बेहतर 3 डी वर्टिकल स्टैकिंग, बेहतर बिजली दक्षता, और कम परजीवी प्रभाव और थर्मल प्रतिरोध को कम करने के कारण नीचे भरने की अनुपस्थिति शामिल है। हालांकि, यह तकनीक निर्माण के लिए जटिल है और इसकी लागत अधिक है।

2.5 डी और 3 डी पैकेजिंग प्रौद्योगिकियां विभिन्न पैकेजिंग तकनीकों को शामिल करती हैं। 2.5D पैकेजिंग में, मध्यस्थ परत सामग्री की पसंद के आधार पर, इसे सिलिकॉन-आधारित, कार्बनिक-आधारित और ग्लास-आधारित मध्यस्थ परतों में वर्गीकृत किया जा सकता है, जैसा कि ऊपर दिए गए आंकड़े में दिखाया गया है। 3 डी पैकेजिंग में, माइक्रो-बंप प्रौद्योगिकी के विकास का लक्ष्य स्पेसिंग आयामों को कम करना है, लेकिन आज, हाइब्रिड बॉन्डिंग तकनीक (एक प्रत्यक्ष सीयू-सीयू कनेक्शन विधि) को अपनाकर, एकल-अंकीय रिक्ति आयाम प्राप्त किए जा सकते हैं, जो क्षेत्र में महत्वपूर्ण प्रगति को चिह्नित करते हैं।

** देखने के लिए प्रमुख तकनीकी रुझान: **

1। ** बड़े मध्यस्थ परत क्षेत्र: ** Idtechex ने पहले भविष्यवाणी की थी कि सिलिकॉन मध्यस्थ परतों की कठिनाई के कारण 3x रेटिकल आकार सीमा से अधिक, 2.5D सिलिकॉन ब्रिज सॉल्यूशंस जल्द ही सिलिकॉन मध्यस्थ परतों को पैकेजिंग एचपीसी चिप्स के लिए प्राथमिक पसंद के रूप में बदल देगा। TSMC NVIDIA और Google और Amazon जैसे अन्य प्रमुख HPC डेवलपर्स के लिए 2.5D सिलिकॉन मध्यस्थ परतों का एक प्रमुख आपूर्तिकर्ता है, और कंपनी ने हाल ही में 3.5x रेटिकल आकार के साथ अपनी पहली पीढ़ी के Cowos_l के बड़े पैमाने पर उत्पादन की घोषणा की। IDTechex को उम्मीद है कि यह प्रवृत्ति जारी रहेगी, जिसमें प्रमुख खिलाड़ियों को कवर करने वाली अपनी रिपोर्ट में आगे की प्रगति पर चर्चा की गई है।

2। ** पैनल-लेवल पैकेजिंग: ** पैनल-लेवल पैकेजिंग एक महत्वपूर्ण फोकस बन गई है, जैसा कि 2024 ताइवान इंटरनेशनल सेमीकंडक्टर प्रदर्शनी में हाइलाइट किया गया है। यह पैकेजिंग विधि बड़ी मध्यस्थ परतों के उपयोग के लिए अनुमति देती है और एक साथ अधिक पैकेजों का उत्पादन करके लागत को कम करने में मदद करती है। इसकी क्षमता के बावजूद, वारपेज प्रबंधन जैसी चुनौतियों को अभी भी संबोधित करने की आवश्यकता है। इसकी बढ़ती प्रमुखता बड़ी, अधिक लागत प्रभावी मध्यस्थ परतों की बढ़ती मांग को दर्शाती है।

3। ** ग्लास मध्यस्थ परतें: ** ग्लास ठीक वायरिंग प्राप्त करने के लिए एक मजबूत उम्मीदवार सामग्री के रूप में उभर रहा है, सिलिकॉन के बराबर, अतिरिक्त लाभ जैसे कि समायोज्य सीटीई और उच्च विश्वसनीयता के साथ। ग्लास मध्यस्थ परतें भी पैनल-स्तरीय पैकेजिंग के साथ संगत हैं, जो अधिक प्रबंधनीय लागतों पर उच्च घनत्व वायरिंग की क्षमता प्रदान करती हैं, जिससे यह भविष्य की पैकेजिंग प्रौद्योगिकियों के लिए एक आशाजनक समाधान बन जाता है।

4। ** एचबीएम हाइब्रिड बॉन्डिंग: ** 3 डी कॉपर-कॉपर (सीयू-सीयू) हाइब्रिड बॉन्डिंग चिप्स के बीच अल्ट्रा-फाइन पिच वर्टिकल इंटरकनेक्ट्स को प्राप्त करने के लिए एक महत्वपूर्ण तकनीक है। इस तकनीक का उपयोग विभिन्न उच्च-अंत सर्वर उत्पादों में किया गया है, जिसमें स्टैक्ड SRAM और CPU के लिए AMD EPYC, साथ ही I/O मरने पर CPU/GPU ब्लॉक को स्टैकिंग के लिए MI300 श्रृंखला भी शामिल है। हाइब्रिड बॉन्डिंग से भविष्य के एचबीएम प्रगति में महत्वपूर्ण भूमिका निभाने की उम्मीद है, विशेष रूप से 16-एचआई या 20-एचआई परतों से अधिक डीआरएएम स्टैक के लिए।

5। ** सह-पैक किए गए ऑप्टिकल डिवाइस (CPO): ** उच्च डेटा थ्रूपुट और पावर दक्षता की बढ़ती मांग के साथ, ऑप्टिकल इंटरकनेक्ट तकनीक ने काफी ध्यान आकर्षित किया है। सह-पैक किए गए ऑप्टिकल डिवाइस (CPO) I/O बैंडविड्थ को बढ़ाने और ऊर्जा की खपत को कम करने के लिए एक महत्वपूर्ण समाधान बन रहे हैं। पारंपरिक विद्युत संचरण की तुलना में, ऑप्टिकल संचार कई फायदे प्रदान करता है, जिसमें लंबी दूरी पर कम सिग्नल क्षीणन, क्रॉसस्टॉक संवेदनशीलता को कम किया गया, और बैंडविड्थ में काफी वृद्धि शामिल है। ये लाभ CPO को डेटा-गहन, ऊर्जा-कुशल HPC सिस्टम के लिए एक आदर्श विकल्प बनाते हैं।

** देखने के लिए प्रमुख बाजार: **

2.5D और 3D पैकेजिंग प्रौद्योगिकियों के विकास को चलाने वाला प्राथमिक बाजार निस्संदेह उच्च-प्रदर्शन कम्प्यूटिंग (HPC) क्षेत्र है। ये उन्नत पैकेजिंग विधियां मूर के कानून की सीमाओं को पार करने के लिए महत्वपूर्ण हैं, जिससे एक ही पैकेज के भीतर अधिक ट्रांजिस्टर, मेमोरी और इंटरकनेक्ट्स सक्षम होते हैं। चिप्स का अपघटन विभिन्न कार्यात्मक ब्लॉकों के बीच प्रक्रिया नोड्स के इष्टतम उपयोग के लिए भी अनुमति देता है, जैसे कि I/O ब्लॉकों को प्रसंस्करण ब्लॉकों से अलग करना, आगे दक्षता बढ़ाना।

उच्च-प्रदर्शन कम्प्यूटिंग (एचपीसी) के अलावा, अन्य बाजारों से भी उन्नत पैकेजिंग प्रौद्योगिकियों को अपनाने के माध्यम से विकास प्राप्त करने की उम्मीद है। 5 जी और 6 जी क्षेत्रों में, पैकेजिंग एंटेना और अत्याधुनिक चिप सॉल्यूशंस जैसे नवाचार वायरलेस एक्सेस नेटवर्क (आरएएन) आर्किटेक्चर के भविष्य को आकार देंगे। स्वायत्त वाहनों को भी लाभ होगा, क्योंकि ये प्रौद्योगिकियां सुरक्षा, विश्वसनीयता, कॉम्पैक्टनेस, पावर और थर्मल प्रबंधन, और लागत-प्रभावशीलता को सुनिश्चित करते हुए बड़ी मात्रा में डेटा को संसाधित करने के लिए सेंसर सूट और कंप्यूटिंग इकाइयों के एकीकरण का समर्थन करती हैं।

उपभोक्ता इलेक्ट्रॉनिक्स (स्मार्टफोन, स्मार्टवॉच, एआर/वीआर डिवाइस, पीसी और वर्कस्टेशन सहित) लागत पर अधिक जोर देने के बावजूद, छोटे स्थानों में अधिक डेटा को संसाधित करने पर ध्यान केंद्रित कर रहे हैं। उन्नत अर्धचालक पैकेजिंग इस प्रवृत्ति में एक महत्वपूर्ण भूमिका निभाएगी, हालांकि पैकेजिंग के तरीके एचपीसी में उपयोग किए गए लोगों से भिन्न हो सकते हैं।