उद्योग समाचार: उन्नत पैकेजिंग प्रौद्योगिकी रुझान

सेमीकंडक्टर पैकेजिंग पारंपरिक 1D PCB डिज़ाइन से विकसित होकर वेफ़र स्तर पर अत्याधुनिक 3D हाइब्रिड बॉन्डिंग तक पहुँच गई है। यह उन्नति एकल-अंक माइक्रोन रेंज में इंटरकनेक्ट स्पेसिंग की अनुमति देती है, जिसमें 1000 GB/s तक की बैंडविड्थ होती है, जबकि उच्च ऊर्जा दक्षता बनाए रखती है। उन्नत सेमीकंडक्टर पैकेजिंग तकनीकों के मूल में 2.5D पैकेजिंग (जहाँ घटकों को एक मध्यवर्ती परत पर एक साथ रखा जाता है) और 3D पैकेजिंग (जिसमें सक्रिय चिप्स को लंबवत रूप से स्टैक करना शामिल है) हैं। ये प्रौद्योगिकियाँ HPC सिस्टम के भविष्य के लिए महत्वपूर्ण हैं।

2.5D पैकेजिंग तकनीक में विभिन्न मध्यवर्ती परत सामग्री शामिल होती है, जिनमें से प्रत्येक के अपने फायदे और नुकसान होते हैं। सिलिकॉन (Si) मध्यवर्ती परतें, जिसमें पूरी तरह से निष्क्रिय सिलिकॉन वेफ़र और स्थानीयकृत सिलिकॉन ब्रिज शामिल हैं, बेहतरीन वायरिंग क्षमताएँ प्रदान करने के लिए जानी जाती हैं, जो उन्हें उच्च-प्रदर्शन कंप्यूटिंग के लिए आदर्श बनाती हैं। हालाँकि, वे सामग्री और विनिर्माण के मामले में महंगे हैं और पैकेजिंग क्षेत्र में सीमाओं का सामना करते हैं। इन मुद्दों को कम करने के लिए, स्थानीयकृत सिलिकॉन ब्रिज का उपयोग बढ़ रहा है, रणनीतिक रूप से सिलिकॉन का उपयोग वहाँ किया जाता है जहाँ क्षेत्र की बाधाओं को संबोधित करते हुए बढ़िया कार्यक्षमता महत्वपूर्ण होती है।

फैन-आउट मोल्डेड प्लास्टिक का उपयोग करने वाली ऑर्गेनिक मध्यवर्ती परतें सिलिकॉन के लिए अधिक लागत प्रभावी विकल्प हैं। उनके पास कम ढांकता हुआ स्थिरांक होता है, जो पैकेज में RC विलंब को कम करता है। इन लाभों के बावजूद, ऑर्गेनिक मध्यवर्ती परतें सिलिकॉन-आधारित पैकेजिंग के समान स्तर की इंटरकनेक्ट सुविधा में कमी को प्राप्त करने के लिए संघर्ष करती हैं, जिससे उच्च-प्रदर्शन कंप्यूटिंग अनुप्रयोगों में उनका उपयोग सीमित हो जाता है।

ग्लास मध्यवर्ती परतों ने विशेष रूप से इंटेल के ग्लास-आधारित परीक्षण वाहन पैकेजिंग के हाल ही में लॉन्च के बाद महत्वपूर्ण रुचि प्राप्त की है। ग्लास कई लाभ प्रदान करता है, जैसे कि समायोज्य थर्मल विस्तार गुणांक (CTE), उच्च आयामी स्थिरता, चिकनी और सपाट सतह, और पैनल निर्माण का समर्थन करने की क्षमता, जो इसे सिलिकॉन के बराबर वायरिंग क्षमताओं के साथ मध्यवर्ती परतों के लिए एक आशाजनक उम्मीदवार बनाती है। हालाँकि, तकनीकी चुनौतियों के अलावा, ग्लास मध्यवर्ती परतों का मुख्य दोष अपरिपक्व पारिस्थितिकी तंत्र और बड़े पैमाने पर उत्पादन क्षमता की वर्तमान कमी है। जैसे-जैसे पारिस्थितिकी तंत्र परिपक्व होता है और उत्पादन क्षमताएँ बेहतर होती हैं, सेमीकंडक्टर पैकेजिंग में ग्लास-आधारित तकनीकों में और वृद्धि और अपनापन देखने को मिल सकता है।

3D पैकेजिंग तकनीक के संदर्भ में, Cu-Cu बंप-लेस हाइब्रिड बॉन्डिंग एक अग्रणी अभिनव तकनीक बन रही है। यह उन्नत तकनीक डाइइलेक्ट्रिक सामग्रियों (जैसे SiO2) को एम्बेडेड धातुओं (Cu) के साथ जोड़कर स्थायी अंतर्संबंध प्राप्त करती है। Cu-Cu हाइब्रिड बॉन्डिंग 10 माइक्रोन से कम स्पेसिंग प्राप्त कर सकती है, आमतौर पर सिंगल-डिजिट माइक्रोन रेंज में, जो पारंपरिक माइक्रो-बंप तकनीक पर एक महत्वपूर्ण सुधार का प्रतिनिधित्व करती है, जिसमें लगभग 40-50 माइक्रोन की बंप स्पेसिंग होती है। हाइब्रिड बॉन्डिंग के लाभों में बढ़ी हुई I/O, बढ़ी हुई बैंडविड्थ, बेहतर 3D वर्टिकल स्टैकिंग, बेहतर बिजली दक्षता और बॉटम फिलिंग की अनुपस्थिति के कारण कम परजीवी प्रभाव और थर्मल प्रतिरोध शामिल हैं। हालाँकि, इस तकनीक का निर्माण करना जटिल है और इसकी लागत अधिक है।

2.5D और 3D पैकेजिंग तकनीकें विभिन्न पैकेजिंग तकनीकों को शामिल करती हैं। 2.5D पैकेजिंग में, मध्यवर्ती परत सामग्री की पसंद के आधार पर, इसे सिलिकॉन-आधारित, कार्बनिक-आधारित और ग्लास-आधारित मध्यवर्ती परतों में वर्गीकृत किया जा सकता है, जैसा कि ऊपर दिए गए चित्र में दिखाया गया है। 3D पैकेजिंग में, माइक्रो-बम्प तकनीक के विकास का उद्देश्य स्पेसिंग आयामों को कम करना है, लेकिन आज, हाइब्रिड बॉन्डिंग तकनीक (एक प्रत्यक्ष Cu-Cu कनेक्शन विधि) को अपनाकर, एकल-अंकीय स्पेसिंग आयाम प्राप्त किए जा सकते हैं, जो इस क्षेत्र में महत्वपूर्ण प्रगति को दर्शाता है।

**देखने योग्य प्रमुख तकनीकी रुझान:**

1. **बड़े मध्यवर्ती परत क्षेत्र:** IDTechEx ने पहले भविष्यवाणी की थी कि सिलिकॉन मध्यवर्ती परतों की 3x रेटिकल आकार सीमा से अधिक होने की कठिनाई के कारण, 2.5D सिलिकॉन ब्रिज समाधान जल्द ही HPC चिप्स की पैकेजिंग के लिए प्राथमिक विकल्प के रूप में सिलिकॉन मध्यवर्ती परतों की जगह ले लेंगे। TSMC NVIDIA और Google और Amazon जैसे अन्य प्रमुख HPC डेवलपर्स के लिए 2.5D सिलिकॉन मध्यवर्ती परतों का एक प्रमुख आपूर्तिकर्ता है, और कंपनी ने हाल ही में 3.5x रेटिकल आकार के साथ अपनी पहली पीढ़ी के CoWoS_L के बड़े पैमाने पर उत्पादन की घोषणा की है। IDTechEx को उम्मीद है कि यह प्रवृत्ति जारी रहेगी, और प्रमुख खिलाड़ियों को कवर करने वाली इसकी रिपोर्ट में आगे की प्रगति पर चर्चा की जाएगी।

2. **पैनल-स्तरीय पैकेजिंग:** पैनल-स्तरीय पैकेजिंग एक महत्वपूर्ण फोकस बन गई है, जैसा कि 2024 ताइवान अंतर्राष्ट्रीय सेमीकंडक्टर प्रदर्शनी में उजागर किया गया था। यह पैकेजिंग विधि बड़ी मध्यवर्ती परतों के उपयोग की अनुमति देती है और एक साथ अधिक पैकेज बनाकर लागत कम करने में मदद करती है। इसकी क्षमता के बावजूद, वॉरपेज प्रबंधन जैसी चुनौतियों का अभी भी समाधान किया जाना बाकी है। इसकी बढ़ती प्रमुखता बड़ी, अधिक लागत प्रभावी मध्यवर्ती परतों की बढ़ती मांग को दर्शाती है।

3. **ग्लास इंटरमीडियरी लेयर्स:** ग्लास सिलिकॉन के बराबर बढ़िया वायरिंग प्राप्त करने के लिए एक मजबूत उम्मीदवार सामग्री के रूप में उभर रहा है, जिसमें समायोज्य CTE और उच्च विश्वसनीयता जैसे अतिरिक्त लाभ हैं। ग्लास इंटरमीडियरी लेयर्स पैनल-स्तरीय पैकेजिंग के साथ भी संगत हैं, जो अधिक प्रबंधनीय लागत पर उच्च-घनत्व वाली वायरिंग की क्षमता प्रदान करते हैं, जिससे यह भविष्य की पैकेजिंग प्रौद्योगिकियों के लिए एक आशाजनक समाधान बन जाता है।

4. **HBM हाइब्रिड बॉन्डिंग:** 3D कॉपर-कॉपर (Cu-Cu) हाइब्रिड बॉन्डिंग चिप्स के बीच अल्ट्रा-फाइन पिच वर्टिकल इंटरकनेक्शन प्राप्त करने के लिए एक महत्वपूर्ण तकनीक है। इस तकनीक का उपयोग विभिन्न हाई-एंड सर्वर उत्पादों में किया गया है, जिसमें स्टैक्ड SRAM और CPU के लिए AMD EPYC, साथ ही I/O डाइस पर CPU/GPU ब्लॉक को स्टैक करने के लिए MI300 सीरीज़ शामिल है। हाइब्रिड बॉन्डिंग से भविष्य में HBM उन्नति में महत्वपूर्ण भूमिका निभाने की उम्मीद है, खासकर 16-Hi या 20-Hi परतों से अधिक DRAM स्टैक के लिए।

5. **को-पैकेज्ड ऑप्टिकल डिवाइस (CPO):** उच्च डेटा थ्रूपुट और पावर दक्षता की बढ़ती मांग के साथ, ऑप्टिकल इंटरकनेक्ट तकनीक ने काफी ध्यान आकर्षित किया है। को-पैकेज्ड ऑप्टिकल डिवाइस (CPO) I/O बैंडविड्थ को बढ़ाने और ऊर्जा की खपत को कम करने के लिए एक महत्वपूर्ण समाधान बन रहे हैं। पारंपरिक विद्युत संचरण की तुलना में, ऑप्टिकल संचार कई लाभ प्रदान करता है, जिसमें लंबी दूरी पर कम सिग्नल क्षीणन, कम क्रॉसटॉक संवेदनशीलता और काफी बढ़ी हुई बैंडविड्थ शामिल है। ये लाभ CPO को डेटा-गहन, ऊर्जा-कुशल HPC सिस्टम के लिए एक आदर्श विकल्प बनाते हैं।

**देखने योग्य प्रमुख बाजार:**

2.5D और 3D पैकेजिंग तकनीकों के विकास को आगे बढ़ाने वाला प्राथमिक बाजार निस्संदेह उच्च-प्रदर्शन कंप्यूटिंग (HPC) क्षेत्र है। ये उन्नत पैकेजिंग विधियाँ मूर के नियम की सीमाओं को पार करने के लिए महत्वपूर्ण हैं, जिससे एक ही पैकेज में अधिक ट्रांजिस्टर, मेमोरी और इंटरकनेक्शन सक्षम होते हैं। चिप्स का विघटन विभिन्न कार्यात्मक ब्लॉकों के बीच प्रक्रिया नोड्स के इष्टतम उपयोग की भी अनुमति देता है, जैसे कि I/O ब्लॉक को प्रसंस्करण ब्लॉकों से अलग करना, जिससे दक्षता में और वृद्धि होती है।

उच्च-प्रदर्शन कंप्यूटिंग (एचपीसी) के अलावा, अन्य बाजारों में भी उन्नत पैकेजिंग प्रौद्योगिकियों को अपनाने के माध्यम से विकास हासिल करने की उम्मीद है। 5G और 6G क्षेत्रों में, पैकेजिंग एंटेना और अत्याधुनिक चिप समाधान जैसे नवाचार वायरलेस एक्सेस नेटवर्क (RAN) आर्किटेक्चर के भविष्य को आकार देंगे। स्वायत्त वाहनों को भी लाभ होगा, क्योंकि ये प्रौद्योगिकियां सुरक्षा, विश्वसनीयता, कॉम्पैक्टनेस, पावर और थर्मल प्रबंधन और लागत-प्रभावशीलता सुनिश्चित करते हुए बड़ी मात्रा में डेटा को संसाधित करने के लिए सेंसर सूट और कंप्यूटिंग इकाइयों के एकीकरण का समर्थन करती हैं।

उपभोक्ता इलेक्ट्रॉनिक्स (जिसमें स्मार्टफोन, स्मार्टवॉच, एआर/वीआर डिवाइस, पीसी और वर्कस्टेशन शामिल हैं) लागत पर अधिक जोर देने के बावजूद, छोटे स्थानों में अधिक डेटा प्रोसेस करने पर अधिक ध्यान केंद्रित कर रहे हैं। उन्नत सेमीकंडक्टर पैकेजिंग इस प्रवृत्ति में एक महत्वपूर्ण भूमिका निभाएगी, हालांकि पैकेजिंग के तरीके एचपीसी में इस्तेमाल किए जाने वाले तरीकों से भिन्न हो सकते हैं।